表决器的 VHDL 语言设计

文献信息节点

基本信息摘要关键词核心评价相关文献

Journal | [J] 教育研究 Volume 2, Issue 11. 2020.

表决器的 VHDL 语言设计

作者 : 陆健

DOI: 10.18686/jyyjuy.v2i11.48517

全部来源

获取全文

摘要 / Abstract

目前，以可编程逻辑器件和硬件描述语言为载体的数字电路 EDA 技术已成为数字电子技术的重要发展方向。本文介绍了使用 VHDL 语言设计的三人表决器，结合仿真波形，说明了实现电子设计自动化(EDA)的过程。

关键词 / Keywords

VHDL 语言；三人表决器；波形仿真；电子设计自动化

《中国学术期刊(光盘版)》电子杂志社有限公司 KDN平台基础技术由KBASE 11.0提供