存算一体芯片中的符号位加法器电路设计

智研平台会员

登录机构账号

复制成功

设置

万方会员

暂未开通会员

开通即享超值福利、会员权益
优质内容推荐

立即开通

个人中心

我的智研

退出登录

简繁

搜索

DOI: 10.12361/2661-3476-06-07-163694

存算一体芯片中的符号位加法器电路设计

艾力

杭州智芯科微电子科技有限公司 310000

全文直达

引用

打印

摘要：摘要：本文基于TSMC22N工艺设计了一种符号位加法器电路，应用于存算一体芯片中。该加法器电路为4bit加法器树，其输入为多个4bit二进制数，输出为所有输入进行二进制相加的结果。本设计将4bit加法器树拆分成一个单bit和一个3bit加法器树，利用单bit树可进行符号位处理，利用3bit树进行无符号位的运算，并将这两个树的结果送到累加器进行移位累加和符号位处理，输出最终的乘加运算结果。通过时分复用，该加法器电路实现了二进制有符号位的8bit乘加运算，并节省了芯片面积，仿真结果也验证了功能正确。

关键词：

关键词：符号位处理；加法器树；存算一体；累加器；

Universe Scientific Publishing

ISSN：2661-3484

年,卷(期)：2024,6(7)