ETC-DC：一种高效三电平自同步双重校验编码方案

智研平台会员

登录机构账号

复制成功

设置

万方会员

暂未开通会员

开通即享超值福利、会员权益
优质内容推荐

立即开通

个人中心

我的智研

退出登录

简繁

搜索

DOI: 10.12361/2661-3476-07-08-174364

ETC-DC：一种高效三电平自同步双重校验编码方案

王天阳, 邱真娜

沈阳职业技术学院

全文直达

引用

打印

摘要：由于高速链路需要兼顾带宽效率、抗干扰以及更廉价的硬件成本等问题，在复杂环境中仍然存在现有二电平编码的技术瓶颈。针对此问题，提出了一种新型的三电平自同步编码方法 ETC-DC，通过对状态机驱动下的一种新的三电平符号映射方式和三电平的双重校验形式构建四符号六电平，并添加一符号位作为冗余校验的 7Trit 传输单元。采取强制符号间电平跃迁及符号内奇偶校验 (SPC) 与跨符号状态校验 (TSC) 两层检测的方式获得约 90.2％的等效二进制效率。从资源估算来看，ETC-DC 查表大小仅为 16 条目 × 多子库、其规模较小、逻辑简单、对 FPGA 资源的占用仅为 8B/10B 的 1/10 左右，适用于如工业控制等具有高成本与可靠性需求的应用场景。

关键词：

三电平编码；自同步；双重校验；AWGN 仿真；带宽效率

Universe Scientific Publishing

ISSN：2661-3484

年,卷(期)：2025,7(8)