表决器的 VHDL 语言设计

智研平台会员

登录机构账号

复制成功

设置

万方会员

暂未开通会员

开通即享超值福利、会员权益
优质内容推荐

简繁

搜索

DOI: 10.18686/jyyjuy.v3i2.50237

表决器的 VHDL 语言设计

江苏商贸职业学院

全文直达

引用

收藏

打印

摘要：目前，以可编程逻辑器件和硬件描述语言为载体的数字电路 EDA 技术已成为数字电子技术的重要发展方向。本文介绍了使用 VHDL 语言设计的三人表决器，结合仿真波形，说明了实现电子设计自动化（EDA）的过程。

关键词：

VHDL 语言；三人表决器；波形仿真；电子设计自动化

Universe Scientific Publishing

ISSN：2661-4960

年,卷(期)：2021,3(2)

x