基于 FPGA 的 RS 交织译码设计与实现

王 文哲
中国电子科技集团公司第三十八研究所

摘要

在卫星测控领域，由于下行遥测通道存在多种干扰，会使得接收数据产生误码，为了提高遥测译码的可靠性，RS
交织译码被广泛应用。本文阐述了 RS 交织码的原理，并且以数据率较高时交织深度为 2 的 RS(255,223) 译码为例，提出了
一种基于 FPGA 的设计方案，介绍了译码过程中的数据流向以及硬件设计，同时进行了实现和仿真，验证了译码结果的正
确性和设计方案的可靠性。

关键词

RS 译码；交织 FPGA

参考

[1] 钱唯欢 , 葛万成 , 龚国强 . 交织 RS 码的仿真研究与

实现 [J]. 通信技术 ,2008,(11):17-19.

[2] 邓宏贵 , 黎辉勇 , 李志坚 .RS+ 交织 + 卷积码级联纠

错的 FPGA 实现 [J]. 信息与控制 ,2007,(06):772-776.

[3] 丁琳 , 孙建伟 , 武振平 . 基于高速存储平台的高性能

RS 编译码器设计 [J]. 遥测遥控 ,2024,45(03):58-64.

[4] 汪 智 杰 , 周 治 柱 . 基 于 国 产 FPGA 的 RS 编 译 码

器 设 计 与 应 用 [J]. 电 子 设 计 工 程 ,2022,30(22):140-144.

DOI:10.14022/j.issn1674-6236.2022.22.029.